



Arquitectura de Redes (AR)

Tema 11: Nivel de enlace de datos - Detección y corrección de errores

Dr. Francisco Javier Rodríguez Lozano
fj.rodriguez@uco.es

Dpto. Ingeniería Electrónica y de Computadores
Universidad de Córdoba





Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

① Introducción

② Técnicas de detección de errores

- Comprobación de paridad
- Comprobación de suma de verificación
- Comprobación de redundancia cíclica

③ Técnicas de corrección de errores

- FEC - Paridad bidimensional
- FEC - Código de Hamming
- ARQ - Parada y espera
- ARQ - Vuelta atrás
- ARQ - Rechazo selectivo



Introducción

Técnicas de detección de errores

Comprobación de
paridad

Comprobación de
suma de verificación

Comprobación de
redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad
bidimensional

FEC - Código de
Hamming

ARQ - Parada y
espera

ARQ - Vuelta atrás

ARQ - Rechazo
selectivo

Problemática:

- **TODO** sistema de comunicación de datos es susceptible a errores.
- Los errores pequeños son más difíciles de detectar que los fallos completos.

¿Qué genera errores?

- Fuentes principales generadoras de errores:
 - Interferencias.
 - Distorsión de retardo.
 - Atenuación.



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

¿Se pueden reducir estos errores?

- Sí. Mediante teorema de Shannon (ver *Tema 4: Nivel físico - Teoría de la señal*): $C = B \cdot \log_2(1 + SNR)$
- Aumentar la SNR es una posible solución.
- **PROBLEMA:** A veces es imposible incrementar la SNR.

¿Otras soluciones?

- Mejorar la calidad de los enlaces físicos mediante cableados que se encuentren apantallados.
- **PROBLEMA:** ¿Y en los medios no guiados?
- Además el apantallamiento sólo reduce las posibles interferencias, no elimina por completo los errores.



Introducción

Técnicas de detección de errores

Comprobación de
paridad

Comprobación de
suma de verificación

Comprobación de
redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad
bidimensional

FEC - Código de
Hamming

ARQ - Parada y
espera

ARQ - Vuelta atrás

ARQ - Rechazo
selectivo

¿Alguna alternativa?

- Afortunadamente como sabemos que el medio es propenso a errores podemos anticiparnos para su detección y corrección.
- No todos los errores se corrigen, en muchas ocasiones sólo hay que ser capaces de detectarlos.
- La detección de errores añade bits de información adicional a las tramas para detectar los posible errores.



Introducción

Técnicas de detección de errores

Comprobación de
paridad

Comprobación de
suma de verificación

Comprobación de
redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad
bidimensional

FEC - Código de
Hamming

ARQ - Parada y
espera

ARQ - Vuelta atrás

ARQ - Rechazo
selectivo

¿Qué se considera un error de transmisión? (I)

- Las tramas están compuestas de bits en su forma más básica. Cualquier alteración en uno o más bits se considera una corrupción de la trama. Las tramas corruptas son consideradas como errores de transmisión.
- Existen principalmente dos tipos de errores:
 - Errores en un bit: Un único bit en una unidad de datos (bits, bytes, paquetes, etc) se altera en la transmisión.
 - Errores en ráfaga: Dos o más bits de una unidad de dato cambian su valor. Pueden ser bits consecutivos o no. La longitud del error es la distancia entre errores.



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming


ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo


Ejemplo de errores (II)

- Errores en un bit:



Fuente: <http://www.myreadingroom.co.in/notes-and-studymaterial/68-dcn/797-types-of-errors.html>

- Errores de ráfaga:



Fuente: <http://www.myreadingroom.co.in/notes-and-studymaterial/68-dcn/797-types-of-errors.html>



Introducción

Técnicas de detección de errores

Comprobación de
paridad

Comprobación de
suma de verificación

Comprobación de
redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad
bidimensional

FEC - Código de
Hamming

ARQ - Parada y
espera

ARQ - Vuelta atrás

ARQ - Rechazo
selectivo

¿Se puede cuantificar el error?

- En las comunicaciones se suelen expresar el error en forma de tasa de error.
- Como los errores se producen en bits, el error queda definido por su tasa de errores.
- La tasa de errores o Bit Error Rate (BER) se calcula como:
$$BER = \frac{\text{Bit erróneos}}{\text{Total bits}}$$

¿Qué técnicas existen?

- Principalmente dos mecanismos
 - La detección.
 - La corrección.
- La clave de ambos está en la redundancia.
- Se añaden bits extras adicionales a los datos que permiten al receptor conocer si los datos que llegan son correctos.



Técnicas de detección de errores

Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

¿Dónde se usan?

- Las técnicas de detección de errores se aplican tanto a servicios orientados como no orientados a la conexión.

Servicios orientados a la conexión

- Se detectan errores de la transmisión.
- Se descartan las tramas erróneas.
- Se establecen los mecanismos necesarios para retransmitir las tramas erróneas.

Servicios no orientados a la conexión

- Se detectan errores de la transmisión.
- Se descartan las tramas erróneas.
- No se retransmiten ni recuperan tramas erróneas.



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming


ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

¿Qué métodos se usan?

- Principalmente tres métodos:



Fuente: propia



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Comprobación de paridad (I):

- Es la técnica de detección de errores más simple.
- Se utiliza cuando el BER tiene valores pequeños.
- Permite detectar errores en un único bit sin localizar el fallo.

¿En qué consiste la paridad?

- Se refiere al número de 1 que tiene un conjunto de bits.
- Existen dos tipos de paridad:
 - Paridad par: 1 - si el resultado de los unos es impar. 0 - Si el resultado de los unos es par.
 - Paridad impar: 1 - si el resultado de los unos es par. 0 - Si el resultado de los unos es impar.



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo


Comprobación de paridad (II):

- Ejemplo de paridad par e impar:

D7	D6	D5	D4	D3	D2	D1	D0	Paridad par	Paridad impar
1	0	1	1	0	0	1	0	0	1
1	1	0	0	1	0	0	0	1	0
1	1	1	1	1	0	1	1	1	0
1	0	1	1	1	1	1	0	0	1
0	0	1	0	1	0	1	0	1	0
0	1	1	1	0	1	0	1	1	0
0	1	0	1	0	0	1	1	0	1

Fuente modificada: <https://www.engineersgarage.com/vhdl-tutorial-12-designing-an-8-bit-parity-generator-and-checker-circuits/>

- En realidad la paridad corresponde con una función XOR.



Fuente: Propia



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming


ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Comprobación de paridad (III):

- Ejemplo de generador de paridad par 8 bits y comprobador de paridad par 8 bits:



Fuente modificada: <https://www.engineersgarage.com/vhdl-tutorial-12-designing-an-8-bit-parity-generator-and-checker-circuits/>



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Comprobación de suma de verificación (I):

- Es un método similar a la adición de bits de paridad simple.
- Consiste en agregar a los datos la suma de sus valores:
 - El transmisor agrega a los datos un campo adicional que corresponde con la suma complementada a uno.
 - Mismo problema que paridad simple, no se detecta la posición del error.
 - El receptor recibe los datos y realiza el proceso inverso. Al comprobar los datos de suma de verificación el receptor simplemente debe de verificar si el campo de checksum es 0, en caso contrario hay un error en la transmisión.
- Cuando la suma es mayor que el bloque de datos que estamos tratando, se realiza un proceso de “envoltura (wrap)” donde los bits se añaden al los primeros de la suma.



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming


ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Comprobación de suma de verificación (II):

- Ejemplo de suma de verificación con bloques de 4 bits:



Fuente: <https://gyaanibuddy.com/assignments/assignment-detail/error-correction-and-detection-internet-checksum/>



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Comprobación de redundancia cíclica (I):

- Surge ante la necesidad de detectar errores de tipo ráfaga.
- Las técnicas anteriores no sirven del todo para ráfagas de bits.
- Solución: Usar técnicas de redundancia cíclica.
- Comúnmente conocido por sus siglas en inglés: CRC (Cyclic Redundancy Check).
- Es el mecanismo más usado en nivel de enlace.
 - También conocidas como secuencias de comprobación de trama: FCS (Frame Check Sequence).
- Emplean códigos polinomiales para la detección de varios bits.



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Comprobación de redundancia cíclica (II):

- Terminología previa:
 - $M(x)$: Trama a transmitir con k bits.
 - $G(x)$: Divisor polinomial de $n + 1$ bits.
 - $R(x)$: Resto de la división polinomial de n bits.
- Los bits de información pueden verse como polinomios.

Ejemplos:

$$M(x) = x^5 + x^3 + x^2 + x \rightarrow 101110$$

$$G(x) = x^3 + 1 \rightarrow 1001$$

$$R(x) = x^8 + x^6 + x^5 + x^4 \rightarrow 101110000$$



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Comprobación de redundancia cíclica (III):

- Funcionamiento en el transmisor:
 - El nodo concatena n ceros a la derecha a la trama $M(x)$.
O lo que es equivalente: $M(x) \cdot 2^n$
 - A continuación se divide la trama $M(x) \cdot 2^n$ entre el divisor o generador polinomial $G(x)$.
 - Las divisiones son en módulo dos, ya que sólo se tiene valores 0 y 1. No hay acarreo, después de cada uno de esos valores va el siguiente, es decir, $0 \rightarrow 1$, $1 \rightarrow 0$. Por tanto, sumar y restar es lo mismo (XOR).
 - El resto de la división ($R(x)$) es el código CRC que se agrega a la trama $M(x) \cdot 2^n$, de tal forma que se envía la trama $M(x) \cdot 2^n + R(x)$



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Retransmisión selectiva

Comprobación de redundancia cíclica (IV):

- Funcionamiento en el receptor:
 - El nodo recibe la trama $M(x) \cdot 2^n + R(x)$ y la divide por el mismo divisor polinomial $G(x)$.
 - Se comprueba si el resto de la división es 0. Si es así, la trama es correcta, o el código de CRC no ha sido capaz de detectar el error.
 - Si el resto es diferente de 0, la trama ha sufrido una alteración en su transmisión.



Técnicas de detección de errores

Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming


ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Comprobación de redundancia cíclica (V):

• Pasos generales:



Fuente: propia



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Comprobación de redundancia cíclica (VI):

- El CRC se puede por tanto implementar con puertas lógicas XOR, lo que permite su fácil implementación en hardware.
- Un generador de $n + 1$ bits: detecta errores de 1 bit al igual que los bit de paridad y el checksum.
- Un generador de $n + 1$ bits: detecta todos los errores que afectan a un número impar de bits.
- Un generador de $n + 1$ bits: permite detectar todas las ráfagas de error de longitud menor o igual que n .
- Un código CRC es más robusto si el bit más significativo y el menos significativo son ambos 1.



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Comprobación de redundancia cíclica (VII):

- Ejemplos de CRC comunes:

CRC	Polynomial	Notation	Application
CRC-4	X^4+X+1	0X3	ITU-T G.704
CRC-8	X^8+X^2+X+1	0X07	ATM HEC, ISDN HEC
CRC-12	$X^{12}+X^{11}+X^3+X^2+X+1$	0X80F	telecom systems
CRC-16	$X^{16}+X^{15}+X^2+1$	0X8005	Bisync, Modbus, USB, ANSI X3.28, SIA DC-07, many others
CRC-CCITT	$X^{16}+X^{12}+X^5+1$	0X1021	X.25, V.41, HDLC FCS, XMODEM, Bluetooth, PACTOR, many others
CRC-32	$X^{32}+X^{26}+X^{23}+X^{22}+X^{16}+X^{12}+X^{11}+X^{10}+X^8+X^7+X^5+X^4+X^2+X+1$	0x04C11DB7	HDLC, IEEE 802.3 (Ethernet), SATA, ZIP, many others

Fuente: <https://info.support.huawei.com/info-finder/encyclopedia/en/CRC.html>



Técnicas de detección de errores

Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

0010101110 ^{bits} paridad par → 4 (Incorrecto, se vuelve a calcular el bit de paridad)

Ejercicio 1:

- Al receptor ha llegado una trama con la siguiente información 0010101110, si se está utilizando paridad par ¿qué debe de hacer el receptor con dicha trama?

Ejercicio 2:


- Muestre el diseño de un generador de paridad par de 4 bits.

Ejercicio 3:

- Calcule cual sería la trama a transmitir por un emisor y su correspondiente CRC para los datos 101110 con un código polinómico CRC-4 igual a $X^3 + 1$. Muestre todo el proceso de generación de la trama incluido los pasos de la división.

2.

d3	d2	d1	d0
1	0	1	1



d1	d0	XOR
0	0	0
0	1	1
1	0	1
1	1	0

3. $H(x) = 101110$

$G(x) = x^3 + 1 = \underline{1001}$
 $m+1$

La resta se hace a XOR

módulo 2 (no acarreo)

$$\begin{array}{r}
 101110 \quad \overbrace{1000}^m \quad | 1001 \\
 - 1001 \\
 \hline
 1010 \\
 - 1001 \\
 \hline
 1100 \\
 - 1001 \\
 \hline
 1010 \\
 - 1001 \\
 \hline
 11 \rightarrow \text{lo sumamos en m}
 \end{array}$$

$$\begin{array}{r}
 101110000 \\
 + \quad \quad \quad 11 \\
 \hline
 101110011
 \end{array}$$

Se hace $101110011 \mid 1001$ si no hay resto es correcto



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

¿En qué consisten?

- Son mecanismos que permiten corregir la información errónea que ha llegado a un nodo receptor.
- Deben de detectarse los errores y luego actuar sobre ellos.

¿Qué estrategias existen?

- Métodos de corrección hacia delante - FEC (Forward Error Correction).
- Métodos de detección y retransmisión automática - ARQ (Automatic Repeat-reQuest).



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Métodos FEC

- Existen diferentes mecanismos.
- La mayoría de los métodos se basan en la generación de códigos basados en paridad.
- Tiene limitaciones:
 - Por lo general, agregan más bits que los métodos vistos anteriormente.
 - Enlentece el envío de información.
 - Pueden detectar varios errores pero no corregir el mismo número.
- Veremos dos mecanismos:
 - Paridad bidimensional.
 - Código corrector de Hamming.



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Paridad bidimensional (I)

- Basado en el concepto de paridad simple.
- Se consideran que los bits están agrupados en palabras (conjunto de n bits).
- A cada palabra se le calcula la paridad por filas y columnas.
- La información a enviar es la de la información y la de las paridades.
- No pueden detectar errores en 4 bits.
- No pueden corregir los errores en más de una posición en la peor situación (bits en la misma fila o columna).



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Paridad bidimensional (II)

- En el emisor:
 - Se ordenan los bits en palabras de n bits y se organiza en una tabla.
 - Se calcula la paridad en filas.
 - Se calcula la paridad en columnas.
 - Se transmiten las palabras junto con bits al nodo receptor.
- En el receptor:
 - se calcula la paridad por filas y por columnas a los datos obtenidos (información y bits de paridad incluidos).
 - Si el resultado del cálculo de la paridad es 0, la transmisión es correcta, en caso contrario, la fila y columna con bit de paridad a 1 determina la posición del bit erróneo.



Introducción

Técnicas de
detección de
erroresComprobación de
paridadComprobación de
suma de verificaciónComprobación de
redundancia cíclicaTécnicas de
corrección de
erroresFEC - Paridad
bidimensionalFEC - Código de
HammingARQ - Parada y
espera

ARQ - Vuelta atrás

ARQ - Rechazo
selectivo

Paridad bidimensional (III)

- Ejemplo de generador de paridad para palabras de 7 bits.

	C1	C2	C3	C4	C5	C6	C7	
R1	1	1	0	0	1	1	1	1
R2	1	0	1	1	1	0	1	1
R3	0	1	1	1	0	0	1	0
R4	0	1	0	1	0	0	1	1
	0	1	0	1	0	1	0	1

a. Detected and corrected

	C1	C2	C3	C4	C5	C6	C7	
R1	1	1	0	0	1	1	1	1
R2	1	0	1	0	0	0	1	1
R3	0	1	1	0	0	0	1	0
R4	0	1	0	1	0	0	1	1
	0	1	0	1	0	1	0	1

c. Detected

	C1	C2	C3	C4	C5	C6	C7	
R1	1	1	0	0	1	1	1	1
R2	1	0	1	1	1	0	1	1
R3	0	1	1	0	0	1	1	0
R4	0	1	0	1	0	0	1	1
	0	1	0	1	0	1	0	1

b. Detected

	C1	C2	C3	C4	C5	C6	C7	
R1	1	0	0	0	1	0	1	1
R2	1	0	1	1	1	0	1	1
R3	0	0	1	1	0	1	1	0
R4	0	1	0	1	0	0	1	1
	0	1	0	1	0	1	0	1

d. Not detected

Fuente: Behrouz a Forouzan, Data communication and networking - 5th edition.



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Conceptos previos:

- Se define como palabra a un conjunto de n bits.
- Se denomina código a alguno de los sistemas de representación ASCII, UNICODE, BCD, etc.
- La distancia entre palabras es la diferencia en bits entre dos palabras. Ejemplo:
 - $D(0000, 0001) = 1$; $D(0000, 1111) = 4$; $D(011, 110) = 2$.
- Para que un código pueda detectar errores en n bits, debe de cumplir que la distancia mínima $D_m = n + 1$.
- Para que un código pueda corregir errores en n bits, debe de cumplir que su distancia mínima sea $D_m = 2 \cdot n + 1$.
- *Ejemplo: Para corregir 4 bits un código debe de tener una $D_m = 5$ bits para detectar errores y una $D_m = 9$ para corregirlos.*



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Código de Hamming (I):

- Es un código de distancia mínima 3.
- Se basa en utilizar códigos de k bits.
- Añade p bits de paridad a la información (normalmente paridad par).
- El código generado resultante tiene una longitud: $k + p$
- ¿Cuántos bits de paridad? $2^p \geq k + p + 1$
 - El valor mínimo que cumple la inecuación es 3 ($D_m = 3$).
 - Los bits de paridad se colocan en las posiciones que sean potencia de dos.
- En el caso concreto de $D_m = 3$:
 - Tiene de 3 bits de paridad ($P_4 P_2 P_1$).
 - 4 de información ($I_7 I_6 I_5 I_3$).
 - Formato del código: $I_7 I_6 I_5 P_4 I_3 P_2 P_1$.



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Código de Hamming (II):

- Proceso en el emisor:
 - Cada bit de paridad se genera a partir de unos bits de información concretos.
 - ¿Qué información coger para calcular la paridad? Se determinan a partir de la tabla de comprobación.
 - La comprobación de paridad consiste en generar el bit de paridad de los bits de información y el de paridad.
 - Si se genera un bit con valor 0, la paridad es correcta.
 - Si se genera un bit con valor 1, la paridad es incorrecta.



Introducción

Técnicas de
detección de
erroresComprobación de
paridadComprobación de
suma de verificaciónComprobación de
redundancia cíclicaTécnicas de
corrección de
erroresFEC - Paridad
bidimensionalFEC - Código de
HammingARQ - Parada y
espera

ARQ - Vuelta atrás

ARQ - Rechazo
selectivo

Código de Hamming (III):

- Proceso en el emisor:
 - Cada comprobación debe hacerse con los bits para los cuales esta vale 1 en la tabla.
 - $C_3 = P(P_4, I_5, I_6, I_7)$
 - $C_2 = P(P_2, I_3, I_6, I_7)$
 - $C_1 = P(P_1, I_3, I_5, I_7)$
 - Cada paridad es:
 - $P_4 = P(I_5, I_6, I_7)$
 - $P_2 = P(I_3, I_6, I_7)$
 - $P_1 = P(I_3, I_5, I_7)$

C_3	C_2	C_1	Codificación
0	0	0	Correcto
0	0	1	Bit P_1 erróneo
0	1	0	Bit P_2 erróneo
0	1	1	Bit I_3 erróneo
1	0	0	Bit P_4 erróneo
1	0	1	Bit I_5 erróneo
1	1	0	Bit I_6 erróneo
1	1	1	Bit I_7 erróneo

Fuente: Propia.



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Código de Hamming (IV):

- Ejemplos de dígitos en decimal enviados con codificación Hamming por el enlace:

Dec.	I ₇	I ₆	I ₅	P ₄	I ₃	P ₂	P ₁
0	0	0	0	0	0	0	0
1	0	0	0	0	1	1	1
2	0	0	1	1	0	0	1
3	0	0	1	1	1	1	0
4	0	1	0	1	0	1	0
5	0	1	0	1	1	0	1
6	0	1	1	0	0	1	1
7	0	1	1	0	1	0	0
8	1	0	0	1	0	1	1
9	1	0	0	1	1	0	0

Fuente: Propia.



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Código de Hamming (V):

- Ejemplos de envío y recepción correcta:
 - Supongamos que el transmisor envía el número 2 = 0011001.
 - $C_3 = P(P_4, I_5, I_6, I_7) \rightarrow P(1, 1, 0, 0) = 0$
 - $C_2 = P(P_2, I_3, I_6, I_7) \rightarrow P(0, 0, 0, 0) = 0$
 - $C_1 = P(P_1, I_3, I_5, I_7) \rightarrow P(1, 0, 1, 0) = 0$

I_7	I_6	I_5	P_4	I_3	P_2	P_1
0	0	1	1	0	0	1

Bit erróneo	C_3	C_2	C_1
Ninguno	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1

Fuente: Propia.



Introducción

Técnicas de
detección de
erroresComprobación de
paridadComprobación de
suma de verificaciónComprobación de
redundancia cíclicaTécnicas de
corrección de
erroresFEC - Paridad
bidimensionalFEC - Código de
HammingARQ - Parada y
espera

ARQ - Vuelta atrás

ARQ - Retransmisión
selectiva

Código de Hamming (V):

- Ejemplos de envío y recepción con error:
 - Supongamos que el transmisor envía el número 2 = 0011001.
 - El receptor recibe 0011101
 - $C_3 = P(I_4, I_5, I_6, I_7) \rightarrow P(1, 1, 0, 0) = 0$
 - $C_2 = P(I_2, I_3, I_6, I_7) \rightarrow P(0, 1, 0, 0) = 1$
 - $C_1 = P(I_1, I_3, I_5, I_7) \rightarrow P(1, 1, 1, 0) = 1$
 - El error está en la posición (011), es decir en I_3 .

I_7	I_6	I_5	P_4	I_3	P_2	P_1
0	0	1	1	1	0	1



I_7	I_6	I_5	P_4	I_3	P_2	P_1
0	0	1	1	0	0	1

Bit erróneo	C_3	C_2	C_1
Ninguno	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1

Fuente: Propia.

Código Hamming (11,7) paridad par

Mensaje: 0101001

	C ₁	C ₂	d ₇	C ₃	d ₆	d ₅	d ₄	C ₄	d ₃	d ₂	d ₁	
n	1	2	3	4	5	6	7	8	9	10	11	
Mensaje			0		1	0	1		0	0	1	
C ₁	X		0		1		1		0		1	C ₁ = 1
C ₂		X	0			0	1			0	1	C ₂ = 0
C ₃				X	1	0	1					C ₃ = 0
C ₄								X	0	0	1	C ₄ = 1

mensaje a enviar: 10001011001

Mensaje recibido: 10001011000

	C ₁	C ₂	d ₁	C ₃	d ₆	d ₅	d ₄	C ₄	d ₃	d ₂	d ₁	
n	1	2	3	4	5	6	7	8	9	10	11	
Mensaje	1	0	0	0	1	0	1	1	0	0	0	
C ₁	X		0		1		1		0		0	C ₁ * = 0
C ₂		X	0			0	1			0	0	C ₂ * = 1
C ₃				X	1	0	1					C ₃ * = 0
C ₄								X	0	0	0	C ₄ * = 0

Paridad recibida: 1001

Paridad calculada: 0100

1101

1011 = posición 11

Mensaje recibido: 10001011000

Mensaje correcto: 10001011001

Código Hamming

0101001

Usamos (11, 7) ^{→ usado}

↳ se manda

4 bits de comprobación $C_1 C_2 C_3 C_4$ (Colocados en bits potencia 2: $C_1 = 2^0 = 1, C_2 = 2^1 = 2, \dots$)

Paridad par

	C_1	C_2	d_1	C_3	d_6	d_5	d_4	C_4	d_3	d_2	d_1
n	1	2	3	4	5	6	7	8	9	10	11
X			0		1	0	1		0	0	1
C_1	1		0		1		1		0		1
C_2		0	0			0	1			0	
C_3				0	1	0	1				
C_4								1	0	0	1
	1	0	0	0	1	0	1	1	0	0	1

		1	0	0	0	1	0	1	1	0	0	0
		C ₁	C ₂	d ₁	C ₃	d ₂	d ₃	d ₄	C ₄	d ₅	d ₆	d ₇
RECIBIDOS												
DATOS				0		1	0	1		0	0	0
C ₁	0		0		1		1		0		0	2 ⁰
C ₂		1	0			0	1			0	0	2 ¹
C ₃				0	1	0	1					2 ²
C ₄								0	0	0	0	2 ³

Paridad calculada 0100

Paridad recibida 1001

1 1 0 1

Errores

←
Volvemos al
contrario

1 0 1 1 (11)

Error en bit 11



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Métodos ARQ

- Técnicas para la transmisión de tramas en entornos susceptibles a errores.
- Definen el comportamiento cuando las tramas llegan deterioradas, o no llegan (caso en un medio compartido).
- En estos casos, los errores se detectan, pero la corrección se realiza a nivel de solicitar de nuevo una trama que sustituya la errónea.
- Se basan en los protocolos de control de flujo añadiendo nuevos mecanismos.
- Principalmente tres protocolos:
 - ARQ con parada y espera.
 - ARQ con vuelta atrás.
 - ARQ con rechazo selectivo.



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

¿En qué consiste?

- El mecanismo es similar al protocolo de parada y espera sin errores.
- Hay que considerar más casos y mecanismos:
 - ¿Qué sucede si no llega una confirmación?
 - ¿Qué sucede si no llega una trama de datos?
 - ¿Qué sucede si no llegan varias confirmaciones?
- Se necesitan temporizadores y contadores.
- No es necesario numerar las tramas, con valores 0 y 1 son suficientes.
- Dos tipos de tramas de confirmación:
 - ACK: Igual que en parada y espera sin errores.
 - NACK: Negative ACK. Especifica que una trama concreta no ha llegado correctamente.



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming


ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Consideraciones:

- Toda trama puede fallar (información y confirmaciones pueden fallar).
- Los temporizadores permiten determinar cuando reenviar la información.
- Los contadores permiten establecer el número máximo de reintentos.





Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Eficiencia:

- La eficiencia se definía en un entorno sin errores como:

$$U = \frac{t_{trama}}{t_{ciclo}} \frac{t_{trama}}{t_{trama} + 2 \cdot t_{prop}} = \frac{1}{1 + 2 \cdot a}$$

- Como habrá retransmisiones de tramas, ahora el tiempo total $t_{trama} + 2 \cdot t_{prop}$ llevará asociado un número de retransmisiones N_r , de tal forma que el tiempo total de un ciclo es $N_r \cdot (t_{trama} + 2 \cdot t_{prop})$
- El número de retransmisiones N_r es un valor probabilístico que se puede calcular como $N_r = \frac{1}{1-P}$, siendo P la probabilidad de error de una trama.
- Por tanto: $U_{ARQ} = \frac{1-P}{2 \cdot a + 1}$



Introducción

Técnicas de detección de errores

Comprobación de
paridad

Comprobación de
suma de verificación

Comprobación de
redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad
bidimensional

FEC - Código de
Hamming

ARQ - Parada y
espera

ARQ - Vuelta atrás

ARQ - Rechazo
selectivo

Ejercicio 1:

- Se dispone de dos enlaces:
 - Un enlace de 1Mbps entre dos estaciones terrestres que se comunican mediante tramas de 1KByte usando un satélite geoestacionario a 36.000Km y una probabilidad de error por bit de 10^{-3} .
 - Un enlace de 1Gbps entre dos estaciones conectadas por una fibra óptica de 200m de longitud que se comunican mediante tramas de 1KByte. y una probabilidad de error por bit de 10^{-3} .

Calcúlese la eficiencia para cada enlace.



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

¿En qué consiste?

- El mecanismo es similar al protocolo de ventana deslizante.
- Hay que considerar más casos y mecanismos:
 - ¿Qué sucede si no llega una trama de datos?
 - ¿Qué sucede si no llega una confirmación?
- Se necesitan temporizadores y contadores de intentos.
- Se necesitan k bits para numerar las tramas de información.
- Tipos de tramas de confirmación:
 - RR (x): donde se espera recibir la trama x y se confirman las anteriores.
 - RR (bit $P=1$): Trama especial desde el emisor al receptor para el caso de pérdidas de tramas RR.
 - REJ (x): el receptor rechaza la trama x y todas las siguientes a x .



53 / 61



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Eficiencia:

- La eficiencia se definía en un entorno sin errores en ventana deslizante como:
 - $U = 1; W \geq 2a + 1$ $U = \frac{W}{2a+1}; W < 2a + 1$
- Como pueden existir retransmisiones que afecta a que se reenvíen tramas ya enviadas ahora el valor del número de retransmisiones se calcula de una forma un poco especial, teniendo en cuenta k posibles retransmisiones. Para vuelta atrás, el valor de $N_r = \frac{1-P+kP}{1-P}$
- Por lo tanto, para calcular la eficiencia en función de tamaño de ventana (W), basta con dividir la eficiencia de un ventana deslizante entre el valor N_r suponiendo que aproximadamente $k = 1 + 2 \cdot a$. Por lo que tenemos dos casos:

$$\begin{aligned}
 &\bullet U_{ARQ} = \frac{1-P}{1+2 \cdot a \cdot P}; && \text{Siendo: } W \geq 2a + 1 \\
 &\bullet U_{ARQ} = \frac{W \cdot (1-P)}{(1+2 \cdot a) \cdot (1-P+W \cdot P)}; && \text{Siendo: } W < 2a + 1
 \end{aligned}$$



Introducción

Técnicas de detección de errores

Comprobación de
paridad

Comprobación de
suma de verificación

Comprobación de
redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad
bidimensional

FEC - Código de
Hamming

ARQ - Parada y
espera

ARQ - Vuelta atrás

ARQ - Rechazo
selectivo

Ejercicio 1:

- Se dispone de dos enlaces:
 - Un enlace de 1Mbps entre dos estaciones terrestres que se comunican mediante tramas de 1KByte usando un satélite geoestacionario a 36.000Km, con una ventana de $W=8$ y una probabilidad de error por bit de 10^{-3} .
 - Un enlace de 1Gbps entre dos estaciones conectadas por una fibra óptica de 200m de longitud que se comunican mediante tramas de 1KByte, con una ventana de $W=8$ y una probabilidad de error por bit de 10^{-3} .

Calcúlese la eficiencia para cada enlace.



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

¿En qué consiste?

- El mecanismo es similar al protocolo ARQ de vuelta atrás.
- Hay que considerar más casos y mecanismos:
- Se necesitan temporizadores y contadores de intentos.
- Se necesitan k bits para numerar las tramas de información.
- Tipos de tramas de confirmación:
 - RR (x): donde se espera recibir la trama x y se confirman las anteriores.
 - RR (bit $P=1$): Trama especial desde el emisor al receptor para el caso de pérdidas de tramas RR.
 - SREJ (x): el receptor rechaza únicamente la trama x .
- Su implementación es más compleja. Información no llega en orden.



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming



ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Consideraciones:

- Receptor y emisor tiene ventanas de emisión y de recepción de $W = 2^k - 1$. No es posible que sea $W = 2^k - 1$, ya que puede lugar a errores en el peor caso posible.
- Las tramas se envían sin confirmación y los RR deben de llegar antes de que se agote el temporizador al mandar la última trama de la ventana.
- En caso de trama errónea se rechazan la trama errónea y se guardan las demás.



Fuente: William Stallings, Comunicaciones y Redes de Computadores.



Introducción

Técnicas de detección de errores

Comprobación de paridad

Comprobación de suma de verificación

Comprobación de redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad bidimensional

FEC - Código de Hamming

ARQ - Parada y espera

ARQ - Vuelta atrás

ARQ - Rechazo selectivo

Eficiencia:

- En este caso el número de retransmisiones (N_r) de forma probabilística, se calcula igual que un parada y espera.

$$N_r = \frac{1}{1-P}.$$

- En este caso, para calcular la eficiencia en función de tamaño de ventana (W), basta con dividir la eficiencia de un ventana deslizante entre el valor N_r . Por lo que tenemos dos casos

- $U_{ARQ} = 1 - P;$ *Siendo:* $W \geq 2a + 1$
- $U_{ARQ} = \frac{w \cdot (1-P)}{2a+1};$ *Siendo:* $W < 2a + 1$



Introducción

Técnicas de detección de errores

Comprobación de
paridad

Comprobación de
suma de verificación

Comprobación de
redundancia cíclica

Técnicas de corrección de errores

FEC - Paridad
bidimensional

FEC - Código de
Hamming

ARQ - Parada y
espera

ARQ - Vuelta atrás

ARQ - Rechazo
selectivo

Ejercicio 1:

- Se dispone de dos enlaces:
 - Un enlace de 1Mbps entre dos estaciones terrestres que se comunican mediante tramas de 1KByte usando un satélite geoestacionario a 36.000Km, con una ventana de $W=8$ y una probabilidad de error por bit de 10^{-3} .
 - Un enlace de 1Gbps entre dos estaciones conectadas por una fibra óptica de 200m de longitud que se comunican mediante tramas de 1KByte, con una ventana de $W=8$ y una probabilidad de error por bit de 10^{-3} .

Calcúlese la eficiencia para cada enlace.